ARITHMETIC PROCESSOR

Publication number: JP6282432 (A)
Publication date: 1994-10-07

Inventor(s): HASHIMOTO YOSHIAKI
Applicant(s): OLYMPUS OPTICAL CO

Classification:

- international: G06F9/38; G06F15/16; G06F15/177; G06F15/80; G06T1/20; G06F9/38; G06F15/16;


G06F15/76; G06T1/20; (IPC1-7): G06F9/38; G06F9/38; G06F15/16; G06F15/66

- European:

Application number: JP19930090614 19930326 Priority number(s): JP19930090614 19930326

Abstract of JP 6282432 (A)

PURPOSE: To provide the arithmetic processor which is improved in throughput without increasing the processor scale by properly altering its constitution according to the purpose of use. CONSTITUTION: The arithmetic processor which processes plural data at the same time is equipped with plural arithmetic means 10-30 which perform different arithmetic operations simultaneously, a 1st control means 41 which generates control signals in a 1st group according to an external command, and 2nd control means 50 and 51 which generate control signals in a 2nd group according to some of the control signals from the 1st control means 41; and the connection relation among the arithmetic means 10-30 and a flow of data are properly changed into a format corresponding to the command according to the control signals in the 1st and 2nd groups.



Data supplied from the esp@cenet database — Worldwide

(19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出廢公開番号

特開平6-282432

(43)公别日 平成6年(1994)10月7日

(51) Int.Cl. ⁶		識別記号	庁内整理番号	FI			4	技術表示箇所
G06F	9/38	370 X	9193-5B					
		310 ј	9193-5B					
	15/16	390 Z	9190-51					
	15/66	K	8420-5L					
				來轄香窯	灾縮实	請求項の数1	FD	(金 25 貫)

(21)出臉番号 特赖平5-90614

(22)出願日 平成5年(1993)3月26日 (71) 出願人 000000376

オリンパス光学工業株式会社

東京都渋谷区橋ヶ谷2丁目43番2号

(72)発明者 橋本 良昭

東京都渋谷区幡ヶ谷2丁目43番2号 オリ

ンパス光学工業株式会社内


(74)代理人 弁理士 鈴江 武彦

(54)【発明の名称】 演算処理装置

(57)【要約】

【目的】用途に応じて適宜その構成を変更して装置規模 を大きくせずに処理能力を向上させる演算処理装置を提 供する。

【構成】複数のデータを同時に処理する液算処理装置に おいて、異なる演算を同時に行なえる複数の演算手段1 0,20,30と、外部からのコマンドに応じて第1群 の制御信号を生成する第1の制御手段41と、第1の制 御手段41からの一部の制御信号に基づいて第2群の制 御信号を生成する第2の制御手段50、51とを具備 し、第1群及び第2群の制御信号に基づいて、複数の猿 算手段10、20、30の接続関係及びデータの流れを 上記コマンドに応じた形態に適宜変更する。



【特許請求の範囲】

【請求項1】 複数のデータを同時に処理する演算処理 装置において、

異なる演算を同時に行なえる複数の演算手段と、

外部からのコマンドに応じて第1群の制御信号を生成す る第1の制御手段と、

この第1の制御手段からの一部の制御信号に基づいて第 2群の制御信号を生成する第2の制御手段と、を具備 し、上記第1群及び第2群の制御信号に基づいて、上記 複数の演算手段の接続関係及びデータの流れを上記コマ 10 ンドに応じた形態に適宜変更することを特徴とする演算 処理装潢。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は演算処理装置に関し、特 に、画像処理に適用される並列処理装置の形態と並列処 理装置を利用した演算手法に関するものである。

[0002]

【従来の技術】デジタル化された画像データに対して様 々な処理を行なう画像処理には、フィルタリング、座標 20 変換、直行変換等があるが、これらは多くは汎用の処理 装置の上でプログラムにより処理される。

【0003】1枚の画像を構成する画像データの数は膨 大になるため、プログラム処理で対処できない場合は一 部専用のハードウェアを用いるか、複数のプロセッサを 並列に動作させることで処理能力の向上を狙っている。

【0004】複数のプロセッサを並列に配置する場合 は、汎用のプロセッサを2個並べたものから、プロセッ サを画像を構成する画素データの数まで並べたものまで ある。

[0005]

【発明が解決しようとする課題】しかしながら、汎用の 処理装置でプログラムにより行うには時間がかかりすぎ るという問題がある。また、瀬素データの一つ一つにプ ロセッサを割り当てた場合は規模が大きくなりすぎて一 般に使用するものとしては不適当である。

【0006】さらに、複数のプロセッサを並列に配置す る場合はそれなりに処理能力の向上は期待できるが、期 待したい性能を求めようとすると装置全体の規模が大き くなり、各プロセッサの細かな接続が難しくなるという。 問題がある。

【0007】本発明の演算処理装置はこのような課題に 着目してなされたものであり、その目的とするところ は、用途に応じて演算手段の接続関係及びデータの流れ を適宜変更することによって、装置規模を大きくせずに 処理能力を向上させた演算処理装置を提供することにあ Z.

[00008]

【課題を解決するための手段】上記の目的を達成するた めに、本発明は、複数のデータを同時に処理する演算処 30 60は要素処理装置1外部からのデータを保持する。本

理装置において、異なる演算を同時に行なえる複数の演 算手段と、外部からのコマンドに応じて第1群の制御信 号を生成する第1の制御手段と、この第1の制御手段か らの一部の制御信号に基づいて第2群の制御信号を生成 する第2の制御手段とを具備し、上記第1群及び第2群 の制御信号に基づいて、上記複数の演算手段の接続関係 及びデータの流れを上記コマンドに応じた形態に適宜変 更する。

[0009]

【作用】すなわち、本発明の演算処理装置は、外部から のコマンドに応じて第1群の制御信号を生成すると共 に、この第1群の制御信号の一部に基づいて第2群の制 舞信号を発生する。そして、第1群及び第2群の制御信 **号に基づいて、異なる演算を同時に行なえる複数の演算** 手段の接続関係及びデータの流れを上記コマンドに応じ た形態に適宜変更する。

[0010]

【実施例】以下図面を参照して本発明の実施例を詳細に 説明する。

【0011】図1は、第1実施例に係る要素処理装置1 のブロック図である。

【0012】本例においては1ワードのデータを32ビ ット長とする。また、以下の実施例で使用される"信号 が有効となる"等の"有効"の意味は、対応する信号の 出力が"1"となっている事を表すものとする。また、 A (0:3) の様に記述した場合はA (0)、A (1)、A(2)の3本の信号またはレジスタを表すも のとする。

【0013】同図において、10は乗算器・シフター、 30 11は乗算器・シフターの演算のリソースとなる定数等 を格納するメモリ(以下CT1と呼ぶ)、20、30は ALU、21はALU20のリソースとなる定数等を格 納するメモリ(以下CT2と呼ぶ)、31はALU30 のリソースとなる定数等を格納するメモリ(以下CT3 と呼ぶ)、40は外部からのコマンドを格納するラッチ (以下CRと呼ぶ)。ここで、10は乗算器・シフター 及びALU20、30は複数の演算手段を構成する。

【0014】第1の制御手段としての制御部(以下CU と呼ぶ) 41はCR40に保持されたコマンドの値と、 要素処理装置1の外部からの信号39を入力として、必 要な制御信号42、43、67~69、80~87を生 成する。制御信号42は外部に対し、動作タイミングや エラーを知らせる為のものである。制御信号43はメモ り(以下CSと呼ぶ)50のアドレスとなり、CS50 の出力信号はラッチ(以下PRと呼ぶ)51に保持さ れ、PR51の出力は制御信号として使用される。ここ で、CS50とPR51とは第2の制御手段を構成す る。

【0015】また、複数のレジスタ(以下RFと呼ぶ)

例においてRF60は8ワードのレジスタから構成され るものとし、それぞれをRF60(0)、RF60 ように表すこととする。RF60は入力、出力合わせて 7ポートを同時に動作できるものとする。

【0016】レジスタ61は乗算器・シフター10の出 力を格納するもので2ワード長である。レジスタ62は ALU20の出力を保持し、レジスタ63はALU30 の出力を保持する。図中、70、71、72、73、7 4、75、76、77はデータを選択するためのセレク 10 セッサ55に返される。 夕であり、セレクタ70~74はCU41の出力信号8 0~84で、セレクタ75~77は出力信号67~69 により制御される。

【0017】CU41の出力信号85は乗算器・シフタ ー10の制御を、出力信号86はALU20の制御を、 出力信号87はALU30の制御を行う。CT1(1 1), CT2(21)、CT3(31)の制御を行う制 御信号88~90と、RF60の制御を行う制御信号9 1はPR51より出力される。

【0018】要素処理装置1にはデータ入力が図中9 2.93、94の3種類、データの出力が図中95、9 6、97、の3種類がある。図中98はデータの桁合わ せ等を行うデータ整備回路である。データ整備回路98 はPR51の出力信号99により制御される。

【0019】次に要素処理装置1の各部の動作を定義す

【0020】各部は大きく2つの種類に分ける事ができ る。1つはCR40の中に格納されたコマンドで一意的 に決まるものと、コマンド実行中に各部がサイクル毎に 変化するものである。まず一意的に決まるものはセレク 30 タ70~77で選択するデータ及び、乗算器・シフター 10、ALU20、ALU30の演算動作、データ整備 回路98のデータの扱い方である。サイクル毎に変化す CT3 (31) の各アドレスである。それぞれに対して の制御コードを図24~図29のように設定する。すな わち、図24は乗算器・シフター10の制御コードMO P(信号85)であり、図25はALU20,30の制 御コードAOP (信号86、87) であり、図26はセ 号80~84、信号67~69)であり、図27はCT 1 (11) ~CT3 (31) の制御コードTOP (信号 88~90) であり、図28はRF60の制御コードR OP(信号91)であり、図29はデータ整備回路98 の制御コードFOP(信号99)である。 図32にR F60の入出力信号とポートの関係を示す。入出力信号 の接続は図1の接続位置と同じである。RF60への書 き込みができるのはポートa、d、fの3ポートであ る。図24~図29の各部の制御コードから分かるよう

となり、PR51から出力される制御信号の合計はRF 60の書き込みが最大3ポートであることより39ビッ トとなる。

【0021】本要素処理装置1はスレーププロセッサと して動作する事を前提としている。このために、図3に 示すように、要素処理装置1の外部にホストとなる制御 プロセッサ55を設ける必要がある。関中55が制御プ ロセッサである。要素処理装置1が処理すべきデータも 制御プロセッサ55から与えられ、処理結果も制御プロ

【0022】要素処理装置1の動作を説明する。まず網 **鐔プロセッサ55により、初期化が行われる。制御プロ** セッサはCR40に初期化コマンドを格納するとともに データ信号92、93、94に"0"を出力する。要素 処理装置 1 はこのコマンドにより CU 4 1 内部のレジス タ、フリップフロップ等を制御に必要な値をセットし、 初期化コマンドに対応したCU41内の順序回路が起動 し、CS50から初期化に必要な信号を出力するための アドレス43を生成し出力する。

【0023】CS50はアドレス43でアドレスされる 内容を順次出力し、CT1(11)、CT2(21)、 CT3 (31) 及びRF60にデータ92、93、94 の値を格納することでメモリ、レジスタ類の初期化を行 う。制御プロセッサ55は初期化に必要な時間をカウン トすることで初期化の終了を認識する。

【0024】今、制御プロセッサ55は2種類の計測デ ータDATA1 (0:1000) とDATA2 (0:1 000)から、同一の番号を持ったデータどおしの積M (0:1000) &

[0025]

【数1】

を求める。ここで、nを求める処理は要素処理装置1が 行うものとする。RF60はRF(1)をDATA1の 受け渡しに、RF(2)をDATA2の受け渡しに、R F (3) をSの中間結果の保持に使用する。乗算器・シ フター10でRF(1)とRF(2)の鎖の積を計算 シクタ70~77の制御コードS2OP、S3OP(ਿ 40 し、結果をセレクタ76を経て、信号95として制御プ ロセッサ55に出力する。ALU20で乗算器・シフタ -10の計算結果とRF(3)の値を加算し、加算値を RF (3) に格納する。

【0026】加算結果はセレクタ77を経て信号96と して出力される。これより、制御プロセッサ5.5はSの 中間結果も知る事ができる。各セレクタの選択するリソ ースはセレクタ70がA、セレクタ71がA、セレクタ 72がA、セレクタ76がB、セレクタ77がCであ る。これ以外のセレクタはどのリソースを選択していて に、CU41から出力する紛響信号の合計は33ピット SO も処理には関係ない。またALU30も使用しない。処

 θ

理に関係ないもの、使用しないものに対しての制御コー ドは最も値の小さいコードが出力されるものとする。

【0027】上記演算を実行するためのコマンドをデー 夕数をmとして"MAA(m)"という記号で表す事に する。制御プロセッサ55はコマンド"MAA(100 0) "に対応するコマンドコードをCR40にセットす る。CR40の出力はCU41に入力され、CU41は コマンド "MAA (1000)" に対応した制御信号6 7~69、80~87とCS50のアドレス43を生成

【0028】このときの制御信号の値を図4に示す。こ れにより各セレクタ、乗算器・シフター10、ALU2 0の動作が決定される。アドレス43によりCS50の 内容が出力され、PR51に保持される。この時のPR 51に保持された値を図5 (A) に示す。この状態で制 御プロセッサ55はデータ入力信号線92にDATA1 (0) を、信号線93にDATA2(0)を出力する。 1 サイクル実行後、DATA1 (0) はRF (1) に、 DATA2 (0) はRF (2) に格納される。

【0029】 乗算器・シフター10は乗算を、ALU2 0 は加算を実行するが、RF(3)への巻き込みは許可 されていないため、RF(3)は初期設定で"0"とな ったままである。データ出力信号95、96には乗算結 果、加算結果が出力されるが制御プロセッサ55は最初 の結果は無視をする。1サイクル実行した事でアドレス 43は次の信号の入ったアドレスを指す。

【0030】制御プロセッサ55は次のデータであるD ATA1 (1), DATA2 (1) を信号線92, 93 に出力する。要素処理装置1内の制御信号によってアド シス43とCS50の出力、PR51の出力が変化する 事になるが、このコマンドの場合、2サイクル目も同じ 制御コードが出力される。この状態で2サイクル目が実 行される。RF (1) にはDATA1 (1) が、RF (2) にはDATA2 (1) が格納され、レジスタ61 にはDATA(0)とDATA2(0)の積が格納され

【0031】この値は信号線95で制御プロセッサ55 に伝えられ、まず制御プロセッサ56は2サイクル目で 最初のデータの積を知る事ができる。 1 サイクル実行し た事でアドレス43が変化する。これによりCS50の 40 出力が図5(B)のように変化する。変化したのはボー トaに対しての制御コードROP(0)だけである。こ れにより次のサイクルからRF(3)へのデータの格納 が行われる。制御プロセッサ55は次のデータであるD ATA1 (2) を信号線92に、DATA2 (2) を信 号線93に出力する。

【0032】この状態で3サイクル目が実行される。レ シスタ61にはDATA1 (1) とDATA2 (1) の 積が格納される。この値は信号線95により制御プロセ ッサ55に出力される。レジスタ62にはレジスタ61 80 運装置100のプロック図である。

の値とRF(3)の値の和が格納される。RF(3)は "0" のままであるからレジスタ62はDATA1 (0) とDATA2(0) の積がそのまま格納されるこ とになる。またこの値は信号66によりRF60のボー トaの入力となり、RF(3)に格納される。レジスタ 62の値は信号線96により制御プロセッサ55に出力 され、これにより制御プロセッサ55はSの中間結果を 知る事になる。

【0033】以降はCU41によりアドレス43の値は 10 固定され、PR51の保持する値も変化しない。CU4 1はコマンドMAA(1000)で指示されたデータ分 だけサイクルを繰り返し、制御プロセッサ55は新たな データを出力する。これにより、制御プロセッサ55 は、スタートしてから1001サイクル目に最終データ であるDATA1 (999) とDATA2 (999) の 積を、1002サイクル目で5の値を知る事になる。

【0034】処理の途中、制御プロセッサ55で何らか の都合により、データ出力のタイミングが合わなくなっ た等の不都合が生じた場合は信号39により通知し、C 20 U41は要素処理装置1内の必要な所にWAIT信号 (図示なし)を出力し、処理を待たせ、信号39が解除 されたところで処理を再開する。オーバーフロー等のエ ラーが発生したときにエラー信号(図示なし)はCU4 1に集められ、1つの信号42にまとめられ、制御プロ セッサ5.5に通知される。

【0035】図24で示しているMOP(2:2)、図 25で示しているAOP (3:2) は楽算器・シフター 10、ALU20、30の演算時のデータ幅を規定する ものである。それぞれ"00"の時は32ピット、"0 1"の時は16ピット、"10"の時は8ピットとな る。16ビット指定の時は、乗算器・シフター10、A LU20、30が上位DATA16ピットと下位16ピ ットで半分に切り放されて動作し、キャリー及びボロー の伝達は行われず、シフトの時も別個の動作となる。デ ータラインも分割して使用する。8ビット指定の時は岡 様にして4分割し、使用する。

【0036】ひとつのコマンドの処理の中で、セレクタ 70~77の切り替えや、乗算器・シフター10、AL U20、30の演算の種類を変更したいような場合はC S50の出力ビット幅を増やし、制御信号80~87、 67~69の信号値もCS50に格納するように変要す ることで対応が可能である。

【0037】第1実施例によれば、汎用のプロセッサと 違って、内部の構成要素の接続形態を処理すべきコマン ドに対応して変更するので、処理内容に適した接続形態 とすることができ、効率のよいALUとすることが可能 となる。また、同じ要素処理装置の並列性の制御がしや すくなる。

【0038】図6は、本発明の第2実施例に係る基本処

【0039】図中110、120は前記した要素処理装置1と阿様の構成を有する。150は2つの要素処理装置の同期、エラー制御等を行う為の同期制御回路(以下SUと呼ぶ)である。111、121は2つの要素処理装置110、120の出力からそれぞれ1つを選択するためのセレクタである。140、141は選択されたデータの出力である。153はセレクタの制御信号であり、SU150で生成される。信号130は図1におけるデータ入力信号92に、131はデータ入力信号93に、132は信号38に対応する。信号133は外部か 10 らの同期及び組織の為の信号の入力である。

【0040】本例では信号133は3ビットとし、その意味を図30に示す。SU150からの出力である信号151と信号152は図1の信号39に対応する。要素処理装置1の動作説明では信号39の意味の設定は行わなかったが、本例では図31に示す。SU150の入力となる信号112、122は図1の信号42に対応する

【0041】図6の113、123は図1のデータ出力 信号の95に、114、124はデータ出力信号96 に、115、125はデータ出力信号97に対応する。 信号142は基本処理装置100内で発生したエラー等 の情報を外部に伝えるためである。ここで、基本処理装置100もスレーブプロセッサとして動作するものとし て説明する。

【0042】図7は基本処理装置システムのブロック図であり、要素処理装置1の場合と同様に制御プロセッサ55に直接接続することとする。制御プロセッサ55は基本処理装置100に次の処理を実行させる。すなわち、2種類の観測データDATA1(0:1000)、DATA2(0:1000)をそれぞれ別側の定数を乗じ、補正の為の数値の加算を行った後、2つの値の和と差を求める。

【0043】要素処理装置110、120はデータを受け取った後、乗算と加算を2回または乗算と加算の後減算を行う。乗算と加算を2回行うことを指示するコマンドは"MAW(n)"、乗算と加算の後減算を行うことを指示するコマンドは"MAS(n)"で表すものとする。nはデータ数である。

【0044】制御信号133で送られる信号は1サイクル後の動作に対しての意味を伝える。まず制御プロセッサ55は信号133にコマンド設定の為の信号値"1002"を出力する。次に制御プロセッサ55は信号133を"1112"にするとともに、データ信号130、131に"0"を出力し、初期化コマンドを信号線132に出力する。これにより要素処理装置110、120は初期化され、同期制御紹SUも初期化される。

【0045】制御プロセッサ55は初期化に要する時間をカウント後、信号133に"1012"を出力する。 次のサイクルに信号132に"MAW (1000)"に 50 8

相当するコードを出力し、信号133に"1102"を 出力する。次に信号132に"MAS (1000)"に 相当するコードを出力し、信号133に"1112"を 出力する。この3サイクルで要素処理装置110のCR 40にコマンド"MAW (1000)"が、要素処理装置120のCR40にコマンド"MAS (1000)"が格納される。

【0046】 制御プロセッサ55からのデータは各要率 処理装置のRF(1) に格納するものとし、乗数、補正 の為の加算定数はそれぞれ各要素処理装置のCT1(11), CT2(21) に格納されているものとする。乗 数はDATA1に関してが "a"、DATA2に関してが "b"、補正の為の加算定数はDATA1に関してが "c", DATA2に関してが "d"とする。要素処理装置110のCT1(11)のアドレス "00012" に "a"を、CT2(21)のアドレス "00012" に "c"を格納する。要素処理装置120のCT1(11)のアドレス "00012" に "b"を、CT2(21)のアドレス "00012" に "d"を格納する。

【0047】要素処理装置110では信号130で送られてくるDATA1の補正を、要素処理装置120では信号131で送られてくるDATA2の補正を行うものとする。これらCT1(11)、CT2(21)のアドレスやデータを入力する信号の組み合わせはコマンドの種類により予め決まるものである。

【0048】要素処理装置110内のセレクタは次の様に設定される。セレクタ70はリソースCを、セレクタ71はリソースAを、セレクタ72はリソースCを、セレクタ73はリソースAを、セレクタ74はリソースBを、セレクタ76はリソースDを選択する。信号96へは本処理では必要なデータを出力しないため、リソースAが選択される。

【0049】要素処理装置110の処理は、乗算器・シフター10でRF(1)と"a"の乗算を、ALU20はレジスタ60の値と"c"の加算を、ALU30ではレジスタ62と要素処理装置120でDATA2の補正されたデータを信号125で受け取り加算を行う。

【0050】なお、要素処理装置120内のセレクタの 設定は、要素処理装置110と同じである。

【0051】要素処理装置120の処理は、乗算器・シフター10でRF(1)と"b"の乗算を、ALU20ではレジスタ61の値と"d"の加算を、ALU30ではレジスタ62と要素処理装置110からのDATA1の補正データを信号115で受け取り減算を行う。

【0052】以下に第2実施例の動作を説明する。要素 処理装置110は次のように動作する。

【0053】1サイクル目で制御プロセッサ55から信号130として受け取ったDATA1をRF(1)に格納する。

0 【0054】2サイクル目で乗算器・シフター10で乗

算を行い、結果がレジスタ61に格納される。RF (1)には制御プロセッサ55からの次のデータが送ら れてくる。

【0055】3サイクル目で乗算器・シフター10で2 つ目のデータの乗算を、ALU20で1つ目のデータの 加算を行う。乗算結果はレジスタ61に、加算結果はレ ジスタ62に格納される。RF(1)には制御プロセッ サから次のデータが送られてくる。レジスタ62の値は セレクタ75を経て信号115として要素処装置120 に送られる。

【0056】 4サイクル目で乗算器・シフター10で3 つ目のデータの乗算を、ALU20で2つ目のデータの 加算を、ALU30でレジスタ62に格納された補正さ れた1つ目のデータと要素処理装置120でDATA2 の補正された値との加算を行う。3つ目のデータの乗算 結果はレジスタ61に、2つ目のデータの加算結果はレ ジスタ62に、1つ目のデータの加算結果はレジスタ6 3に格納される。

【0057】 RF(1)には網御プロセッサ55から次 のデータが送られ、2つ目のデータの補正された値は要 20 7)の制御を行う制御部(以下MCUと呼ぶ)である。 素処理装置120に送られる。1つ目のデータは最終的 な結果である、補正された値どうしの和となりセレクタ 76を経て制御プロセッサ55に出力される。

【0058】要素処理装置120は要素処理装置110 と同じタイミングで動作するが、要素処理要素110と の違いは信号131からのDATA2をRF(1)に格 納する事とALU30で減算を行うことである。従って 要素処理装置110で2つの補正値の加算結果がでるの と同時に要素処理装置120では減算結果が出る事にな Š.,

【0059】第2の実施例によれば、同一のデータから 2種類の結果を得る場合の接続性が良い。また、要素処 理装置間の接続も変えられる構成とすることで一層の柔 軟性を持たせることができる。

【0060】 図8は本発明の第3実施例に係る演算処理 装置200の構成図である。同図において、基本処理装 置240~243 (PO, P12, P3, P15)、2 50~253 (P1, P2, P13, P14), 260 ~263 (P5, P9, P6, P10) は前記した基本 理装置 Pxxの内部の要素処理装置は、図6中左側にあ るものをPxx-0、右側にあるものをPxx-1と呼 ぶことにする。なお、同図のごとく接続された形態は一 般に4個×3段のオメガ網と呼ばれる。図8においての 各要素処理装置の入出力信号は、図6の信号133と信 号142以外は接続位置がそのまま対応する。信号13 3と対応するのは信号282、信号142と対応するの は信号281である。信号281と282は図上では1 つの信号として記述しているが、基本処理装置ごとに独 立した信号線が接続されている。220~227、23 *50* 鐔によりLM0~LM7(270~277)に格納され

10

0~237はセレクタ、270~277はローカルメモ リ(以下しM0~しM7と呼ぶ)である。しM0~LM 7にあるLMCは、LM0~LM7を制御するコントロ ーラであり、最終段の基本処理装置はデータに付加する タグでLMCに動作を指示する。セレクタ220~22 7は2つのリソースから1つを選択するレジスタであ り、セレクタ230~237は図では省略した記述とな っているが、8つのリソースから1つを選択するセレク タである。

【0061】210は外部とのデータの受け渡しの為の 高速パスインターフェイスである。この高速パスインタ ーフェイスは例えば、132Mbps程度の転送速度を 有する。外部からくる信号としては信号290、291 がある。信号290はコマンド信号であり、信号291 は外部との同期等をとるための信号である。また外部に 対しての同期、エラー等の為の出力信号が信号292で ある。280は各基本処理装置、及びセレクタ220~ 227、230~237の切り替え、高速パスインター フェイス210の制御、LM0~LM7(270~27

【0062】演算処理装置200もスレーブプロセッサ として動作するものとして説明する。図りに制御プロセ ッサ55と接続した図を示す。データは高速バス211 を介して入出力され、処理に必要のコマンドは信号29 0により、必要な制御は信号291で与えられ、エラー 等は信号292で制御プロセッサ55に知らされる。

[0063] 基本処理装置240~243、250~2 53、260~263の動作は既に説明した通りであ る。これら4個×3列のオメガ網に接続した基本処理装 30 置は、基本処理装置100の動作説明時に図7の制御ブ ロセッサ55から受けたのと同じ制御をMCU280か ら受ける。

【0064】コマンド設定時、制御プロセッサ55はコ マンドを信号290に出力する2サイクル前に、コマン ドを設定する基本処理装置の番号とともに信号291に よりMCU280に指示する。MCU280は対応する 基本処理装置に信号282を介して既に基本処理装置の 動作の説明をした信号値を出力し、コマンドの設定を行 う。すべての基本処理装置についてのコマンドの設定が 処理装置100と河様の構成を有する。ここで、基本処 40 終了すると、MCU280に対しての動作モードが信号 290で指示される。MCU280はこれにより、これ から行う処理に対応したセレクタ220~227、23 0~237やLM0~LM7 (270~277), 高速 バスインターフェイス210の制御を行う。

> 【0065】 制御プロセッサ55は高速バス211にデ ータを出力し、演算処理装置200はこのデータを受け 取り、各基本処理装置は設定されたコマンドの処理を行 い、順次後段の基本処理装置に伝達する。最終段の基本 処理装置260~263の演算結果はMCU280の制

るか、高速パスインターフェイス210、高速パス21 1を経て制御プロセッサ55に返される。LM0~LM7(270~277)の内容は再び1段目の基本処理装置240~243の入力となる事もある。

【0066】以上のようにして本演算処理装置200は 指示された演算を行う。

【0067】第3の実施例によれば、4個×3列のオメガ網に接続した基本処理装置を1つの単位とすることで、システムの構成をしやすくなるとともに、要素処理装置から見ると完全シャフル型となることでバタフライ演算を高速に行うことができる。また、データの流れが1方向であり効率が低下する点もあるが、その分はデータの移動の制御が簡単であること、適したアルゴリズムをとることで補うことができる。

【0068】次に本発明の第4実施例を説明する。この 実施例は前記した演算処理装置200を画像処理装置に 適用したものである。

【0069】図2は第4実施例の爾像処理装置300のプロック図である。図中301は必要なプログラム、データを格納するメモリモジュールである。303は外部からのアナログ信号を装置内で処理できるようにデジタル信号に変換する回路と装置内部で処理を行ったデジタル信号をアナログ信号に変換する回路を持ったA/D・D/A変換四路である。304は本装置全体の制御を行う制御プロセッサ、305は前記した演算処理装置200に対応する演算処理装置である。演算処理装置305は増設が可能であり、同図の点線で囲まれた部分が示すように、シリアルあるいはパラレルに接続することができる。処理性能は増設にともないほぼ線形に向上する。

【0070】1/Oプロセッサ310はファイル装置311、プリンタ312、端末装置313と接続され所定の処理を行う。オベレーターは端末装置313を使用して画像処理装置300の操作を行う。302はメモリモジュール301、A/D・D/A変換回路303、制御プロセッサ304、演算処理装置305を接続する高速パスである。高速パス302は32ビットの幅のデータラインを8CHもち、メモリモジュール301はそれぞれ対応して存在する。

【0071】8CHのデータラインは独立に動作し、演算処理装置305の高速パスインターフェイス210 (図8参照)で転送されて基本処理装置に割り振られる。高速パスインターフェイス210は高速パスの動作サイクルと演算処理内部の動作サイクルの整合を取るための緩衝装置としての役割も持ち内部にはキャッシュメモリに相当するデータ保持部を設けても良い。

【0072】309は網缀プロセッサ304と1/Oプロセッサ310を接続する1/Oバスである。307は 画像処理装置300外のアナログ信号の生成元としての CCDカメラ、308は画像処理装置300で処理した 結果を見るためのモニターである。 12

【0073】 胸像処理装置300は、例えば、CCDカメラ307で撮影した画像データの連続した4枚分の同位置の画素データの平均値を求めるベくノイズ除去と強 護を行う。画像データは図10のように、画像のサンプリング時間を t とすると、ある時刻Tでサンプリングした画像データはメモリジュール301のCH0に、右半分の画像データはCH2に、時刻T+tでサンプリングした画像データはCH3に格納される。また、時刻T+2tでサンプリングした画像データはCH4に、右半分の画像データはCH6に、時刻T+3tでサンプリングした画像データはCH6に、時刻T+3tでサンプリングした画像データの左半分の画像データはCH6に、右半分の画像データはCH6に、右半分の画像データはCH6に、右半分の画像データはCH7に格納される。

【0074】時刻T+4tのサンブリングデータは時刻 Tにおけるメモリモジュール301の内容に上書きされる。サンブリングデータのメモリモジュール301への 格納はA/D・D/A変換回路303が行っている。

【0076】演算処理装置305内の基本処理装置P0(図8)はメモリモジュールCH0、CH1から読みだした同位置の関画素データの加算を行う。同様に、P12はCH2、CH3のデータを、P3がCH4、CH5のデータを、P15がCH6、CH7のデータの加算を30行う。P1ではP0とP3の出力結果の加算を、P14ではP12とP15の出力結果の加算を行う。P5はP1の出力結果を右に2ビットシフトし出力し、P10はP14の出力結果を右に2ビットシフトし出力する。

【0077】処理結果はメモリモジュールCH0とCH 1に入力データと重ならないようにして格納され、A/ D・D/A変換回路303に読み出されモニター308 に映し出される。演算処理装置305で必要なメモリモ ジュールへのアクセスは演算処理装置305内のMCU 280で行われる。処理は演算処理装置305の1サイ 40 クルで2回素分が行われる。

【0078】このように、第4の実施例によれば、高速の画像処理装置が構成できる。なお、要素処理装置、基本処理装置、演算処理装置は上述した方法でしか使用できないものではなく、それ自体で別な使い方ができる。

【0079】上記した実施例では必ずしもすべての基本 処理装徴、要素処理装潢が動作する訳ではない。従って これら使用されない部分を使用することによって信頼性 を高める実施例を以下に説明する。

【0080】図11は本発明の第5実施例に係る基本処 50 理装覆100のブロック図である。117、127は信

号115と125の比較を行う比較器である。比較結果 は信号116、126で制御部(以下SUと呼ぶ) 15 0に出力する。不一致を検出した場合はSU150はエ ラーを信号142により外部に出力する。検出器11 7、127の結果を有効とするかどうかはSU160内 にフラグを設け、このフラグのオンノオフにより判断す るものとし、このフラグは信号133により制御できる ようにする。

【0081】また図示はしていないが、図1においては であるが、図11のものはレジスタ63の出力もリソー スに加え、3つのリソースから1つを選択するものに変 更してある。上記機能を盛り込んだのが要素処理装置1 18, 128である。

【0082】今、要素処理装置118が必要な処理を行 っているものとする。この時に要素処理装置118のセ レクタ75を比較を行いたい信号に切り替えておき、要 素処理装置128に演算も含めて同様の動作となるよう コマンドをセットする。この状態で処理を行えば比較器 117、127で常時演算結果のチェックが可能とな り、信頼性を高める事ができる。

【0083】比較する対象も各要素処理装置の最終的な ものだけでなく、セレクタ75を切り替えるだけで、乗 算器・シフター10(図1)の演算結果、ALU20の 演算結果、ALU30の演算結果と選択することが可能

【0084】以下に、図12を参照して本発明の第6実 施例を説明する。これまで説明してきた実施例におい て、各基本処理装置に対してのコマンドの設定は網鐸ブ るコマンドを与えることで行ってきた。処理すべきもの が装置して決定されており、コマンドの入れ替えの頻度 が少ない場合はこれでもよいが、コマンドの設定を頻繁 に行うような場合、演算処理装置1台でも最大で26サ イクルも要するため総合的な処理速度に対して影響が出 てくると考えられる。本演算処理装置はMIMDである が、これをSIMDとして扱えるようにする事によりこ れを解決する。

【0085】図12は縦に接続した2つの要素処理装置 を示したものである。図中の数字についている"'"は 40 基本的に同じものであるが異なった構成を有するので離 別のためにつけたものである。図中48及び48′は新 たに設定した要素処理装置番号を格納するレジスタであ る。レジスタ48への値の設定は装置の初期化の時に制 御プロセッサにより行う。CU41、41′及びCS5 0、50′は演算処理装置200の行うすべての処理に 対してCR40の内容とレジスタ48(481)とから 制御信号を生成するように作り直されたものである。図 12中の198.198 は図示を簡単にするためのも

51以外の部分をまとめたものである。 【0086】今、上段の要素処理装置を図8における基

本処理装置P1を考慮してP1-0、図8のP5を考慮 して下段の要素処理装置をP5-0とする。

【0087】演算処理装置の実施例で説明したのと同じ 動作をしているとすると、以前のままの要素処理装置の 場合、P1-0は信号92と93で伝えられたデータを 加算し、その結果がセレクタ111で選択されP5-0 の入力となり、P5-0ではこれを2ピットシフトして セレクタ75は2つのリソースから1つを選択するもの 10 借号95'として出力している。このときCR40に設 定されているのは加算をするのとこれに必要なセレクタ を指示するコマンドであり、CR40′に設定されてい るのは2ビット右シフトをするのとこれに必要なセレク 夕の選択を指示するコマンドである。

> 【0088】4枚の画像データから対応する圏素値の平 均を算出するコマンドを "AV4" とし、これに対する コマンドコードをCR40、40′に同時に設定する と、各要素処理装置はこのコマンドコードと48、4 8 / に格納されて要素処理装置番号より判断し、P1-20 0では信号92と93で与えられたデータを加算し、出 力するための制御信号がCU41及びCS50から出力 される。P5-0では信号92で伝えられる値を2ビッ ト右シフトし、信号95°として出力するための制御信 母が出力される。

【0089】これにより、すべての要素処理装置に設定 するコマンドは同じものでも各要素処理装置に異なった 動作をさせる事ができる。

【0090】第6の実施例によれば、演算処理装置内の 基本処理装置に対して同一のコマンドが与えられても、 ロセッサにより設定する基本処理装置を選択し、対応す 30 それぞれの基本処理装置は要求される異なる処理を行う ため、コマンド制御が簡単になる。

> 【0091】以下に図1及び図8を参照して本発明の第 7実施例について説明する。

> 【0092】図8の4個×3段に接続された基本処理装 置を上から1段目、2段目、3段目と呼ぶことにする。 そして、32ビット分の4個の8ピットデータを演算処 理装置200に入力し、上位2個分のデータを1段目の 基本処理装置で処理し合成して、未処理のデータと合わ せて1つの32ビットデータとして2段目に出力する。

> 次に、2段目の基本処理装置は残った下位データの内の 1つについての処理を行い、前段から受け取った処理結 果と合成し、未処理の1個の8ビットデータと合成して 1つの32ビットデータとして3段目の基本処理装置に 出力し、3段目の基本処理装置は残った未処理のデータ を処理し、前段から受け取った処理結果と合成し、最終 の処理結果を作成する。

【0093】すなわち、本実施例においては、図1の信 号85、86、87に新たにデータマスク信号DMS (0:4) を追加する。DMS (0:4) は上位ピット のであり、図1のCR40, CU41、CS50、PR 50 から入力データの主位パイトに対応する。DMS(0:

4)のビットが有効になっている所の入力データのバイトが演算で使用され、処理結果はバイト単位で左につめて出力する。

【0094】演算の為に使用する8ビットデータをa0~a15、b0~b15で表し、この2種類のデータ間の演算を行う事とする。演算結果を20~215で表す。

【0095】初期化、及び各部に対してのコマンドの設 3-1でz9、P15-0でz12、P15-1でz1 定は終了しているものとし、各基本処理装置の入力とな 3、P1-0でz2、P2-0でz10、P13-0で るデータは図で左側にしめされたものをx入力、右側に 10 z6、P14-0でz14、P5-0でz3、P9-0 示されたものをy入力と呼ぶことにする。 でz7、P6-0でz11、P10-0でz15の演算

【0096】2種類のデータは、

PO のx入力 a0、a1、a2、a3 y入力 b0, b1, b10, b15 P12のx入力 a4, a5, a6, a7 y入力 b4, b5, b14, b11 P3 のx入力 a8, a9, a10, a11 y入力 b8, b9, b2, b7 P15のx入力 a12, a13, a14, a15 y入力 b12, b13, b6, b3 となるように高速パスインターフェイス210に要求する。

【0097】本例を説明するに当たって制御コードAOP(0:3) = "1112"のFNCにおける特定処理を定義する。AOP(3:3) = "0012"のとき、ALU20、30は、"-"をデータの合成を示す接続子とすると、1段目の基本処理装置内の要素処理装置0、1(以下、図6の110、120に対応するものとする)は、

左入力データ(0:8) - 右入力データ(8:24) 2、3段目の基本処理装置内の要素処理装置 0、1は、 右入力データ(0:8) - 左入力データ(0:16) - 右入力データ(24:8) のようにデータの合成を行う。

【0098】各要素処理装置内の制御コードはMOP (2:2) = "10Z", ALU20に対してAOP (2:2) = "10Z"、ALU30に対しては、2段 目、3段目の基本処理装置内の要素処理装置1にはNO Pを、これ以外の要素処理装置にはAOP(0:6)= "111001Z"を出力する。MOP(0:2), M 40 OP (4:2) とALU20に対してのAOP (0: 3) . AOP (5) は処理に必要な制御信号を出力す る。マスク信号DMS(0:4)は1段目の基本処理装 懺内の要素処理装置のは信号85、86が"1000 2"、信号87が"11112"。要素処理装置1は信 号85、86が"01002"、信号87が"1111 Z*, 2段目の基本処理装置内の要素処理装置 0 は信号 85、86に"00102"、信号87に"1111 2"、要素処理装置1は信号85、86,87ともに "11112"、3段目の要案処理装置のは信号85、

16

86が"0001Z"、信号87は"1111Z"、要素処理装置1は信号85、86、87とに"1111 Z"である。

【0099】入力データは各要素処理装置内のRF(6)とRF(7)に格納され、処理が行われる。処理は要素処理装置P0-0で20、P0-1で21、P12-0で24、P12-1で25、P3-0で28、P3-1で29、P15-0で212、P15-1で213、P1-0で22、P2-0で210、P13-0で26、P14-0で214、P5-0で23、P9-0で27、P6-0で211、P10-0で215の演算を行い、最終的にP5の出力信号95に23、213が、出力信号96に20、22が、P9の出力信号95に27、29が、出力信号96に24、26が、P6の出力信号95に28、211が、出力信号96に25、214が、P10の出力信号95に212、215が、出力信号96に21、210が出力され、セレクタ230~237で並べ変えられる。各要素処理装置における人出力データを図13に示す。

び 【0100】本実施例ではデータのマスクや合成にAL じを使用したが、セレクタの制御コード数を増やし、セ レクタで行う方法もある。

【0101】第7実施例によれば、ハードウェアの無駄がなくなり、処理能力も最大で4倍となる。

【0102】以下に、図14を参照して、積和演算を行う本発明の第8実施例について説明する。

【0103】第1に、本実施例の構成は、演算処理装置を使用して3×3の積和演算を行うために、図8の演算処理装置200と同様の構成を有する演算処理装置400と、データを格納するメモリD402と、演算処理装置400及び前記メモリD402を制御する制御プロセッサK403と、前記演算処理装置400と前記メモリD402と前記制御プロセッサK403を接続する高速パスR401とを有する。

【0104】そして、3×3の穣和演算に必要な係数を k (x, y) 〔ただしx=1, 2, 3、y=1, 2, 3 〕とし、予め前配制御プロセッサK403により、P 0-1、P12-1、P10-1の乗算器・シフターの定数格納用メモリCT1に、前紀係数k(1, 1)、k(1, 2)、k(1, 3)を格納し、P2-1、P13-1、P14-1の乗算器・シフターの定数格納用メモリCT1に、前紀係数k(2, 1)、k(2, 2)、k(2, 3)を格納し、P9-1、P6-1、P15-1の乗算器・シフターの定数格納用メモリCT1に、前記係数k(3, 1)、k(3, 2)、k(3, 3)を格納しておく。

【0105】次に、前記制御プロセッサK403から3 ×3の積和演算の指示を示すコマンドCMAが与えられ たとき、前記メモリD402から読み出すデータを行列 50 の形d(a, b)で表現すると、該演算処理装置400

は前記高速バスとの接続をデータd(u, v)がP0 に、データd (u, v+2) がP12に、データd (u, v+1)とd(u, +4)がP3に、データ (u, v+3)がP15に入力するように切り替えら れ、さらに該基本処理装置内の出力信号のセレクタが、 POの演算結果がP2に、P2の演算結果がP6に、P 12の演算結果がP13に、P13の演算結果がP9 に、P15の演算結果がP14に、P14の演算結果が P10に、データd (u, v+1) がP3からP2に、 P2からP10に、データd(u, v+2)がP12か 10 及び W1=W1"'+W2"'+W3"' 5P14に、P14か5P6に、データd(u, v+ 3) がP15からP13に、データd(u, v+4)が P3からP1に、P1からP9に伝わるように切り替え られる。

【0106】次に、前紀メモリD402から前紀高速バ スR401を経て、データを読みだし、

 $S1' = k(1, 1) \times d(u, v)$, SPOT $2' = k (1, 2) \times d (u, v+1), S3' = k$ $(1, 3) \times d (u, v+2)$

を、

P12 τ T1'=k(1, 1)×d(u+2, v), $T2' = k(1, 2) \times d(u+2, v+1), T3'$ $=k(1, 3) \times d(u+2, v+2)$

*****.

P15° W1' = k (3, 1) \times d (u+3, v), $W2' = k (3, 2) \times d (u+3, v+1), W3'$ $=k (3, 3) \times d (u+3, v+2)$

变、

P27 $S1'' = k (2, 1) \times d (u+1, v) +$ S1', $S2'' = k (2, 2) \times d (u+1, v+1)$ $+$2', $3'' = k (2, 3) \times d (u+1, v+1)$ 2) +53'

恋、

P14 τ T1" = k (2, 1) ×d (u+2, v) + T1', $T2'' = k (2, 2) \times d (u+2, v+1)$ +T2', $T3'' = k(2, 3) \times d(u+2, v+$ 2) +T3'

奎、

P13° $W1'' = k (2, 1) \times d (u+3, v) +$ W1', $W2'' = k (2, 2) \times d (u+3, v+1)$ +W2', $W3'' = k(2, 3) \times d(u+3, v+$ 2) +W3'

奎、

P6 τ S1" '=k (3, 1) ×d (u+2, v) +81", 82"'=k (3, 2) $\times d$ (u+2, v+ 1) + S 2", S 3"' = k (3, 3) \times d (u+2, v+2) +S3"

及び \$1=\$1"'+\$2"'+\$3"' を,

P10° T1" ' == k (1, 1) \times d (u+1, v)

18

+T1'', $T2''' = k (1, 2) \times d (u+1, v+1)$ 1) +T2'', $T3''' = k(1, 3) \times d(u+1,$ v+2) + T3"

及び T1=T1"'+T2"'+T3"' 卺.

P9 τ W1"'=k(3, 1)×d(u+4, v) +W1", $W2"' = k (3, 2) \times d (u+4, v+$ 1) +W2'', W3''' = k (3, 3) $\times d$ (u+4, v + 2) + W3"

を計算することにより、9サイクル毎に3種類の結果を 得為。

【0107】第2に、演算処理装置400の後段にさら に2段演算処理装置を付加し、前記演算処理装置400 内の基本処理装置間の接続として、新たにデータは (u, v) がPOからP1に、P1からP5に、データ d(u, v+3)がP13からP5に伝わるようにす る。また、該演算処理装置400間の接続として、前段 の演算処理装置400のP6、P9、P10の演算結果 20 を1サイクル遅らせてそれぞれ次段のP0、P12、P 15の入力とし、データd(u, v)が前段の演算処理 装置400のP5から次段の演算処理装置400のP0 へ、同様にしてデータd(u, v+1)がP10からP 3へ、データd (u, v+2) がP6からP12へ、デ ータd (u. y+3) がP5からP15へ、データd (u, v+4) がP9からP3へ伝わるようにする。さ らに、積和演算の係数 k (x, y)を、1段目の演算処 理装置400については、P0-1、P12-1、P1 0-10CT1kk (1, 1) & P2-1, P13-30 1, P14-10CT1Ck (1, 2) & P15- 1、P9-1、P6-1のCT1にはk(1,3)を格 納し、2段目の演算処理装置400には、P0-1、P 12-1, P10-10CT1Ck (2, 1) &, P2 -1, P13-1, P14-10CT1Ck (2, 2) &, P15-1, P9-1, P6-1のCT1にはk (2,3)を格納し、3段目の演算処理装置400につ WTH, PO-1, P12-1, P10-10CT1E k (3, 1) & P2-1, P13-1, P14-10 CT1 kk (3, 2) &, P15-1, P9-1, P6 40 -1のCT1にはk(3,3)を格納して演算を行うこ とにより、1サイクル毎に1種類の結果を得る。

【0108】次に、図14を参照して第8実施例をさら に説明する。

【0109】メモリD402には既に演算に使用するデ ータが格納されている。データは2次元の配置を持つも のであり、このデータの一部を図15に図示する。図1 6は積和演算の係数を示した3×3のマトリクスであ る。例えば図15におけるデータョ33に対応した積和 演算は結果を2で表すと、

 $50 \quad Z = k1 \times u22 + k2 \times u23 + k3 \times u24$

+k4×u32+k5×u33+k6×u34 +k7×u42+k8×u43+k9×u44 である。上紀係数は上記した表現と、

k 1 = k (1, 1)k2 = k(2, 1)£ 3 == k (3, 1)

k4 = k(1, 2)k5 = k(2, 2)k 6 == k (3, 2)

k7 = k(1, 3)k8=k(2, 3)k 9 -k (3. 3)

のように対応する。

【0110】制御プロセッサK403は処理するデータ をメモリD402に、上記係数を演算処理装潢400に 設定した後、積和演算を実行するためのコマンド "CM A"に対応するコードを設定し、演算処理装置400に 演算スタートの指示を行い、演算を実行させる。

【0 1 1 1】 コマンド "CMA" 実行時のデータの流れ を図17に示す。

[0112] P0-1, P12-1, P10-10CT 1には"k1"、"k4"、"k7"が、P2-1、P 13-1, P14-10CT1klt "k2", "k 5"、"k8"が、P9-1、P6-1、P15-1の CT1には"k3"、"k6"、"k9"が格納されて いる。これら係数はCT1のアドレス1~3に格納する こととしRF60の様に、CT1(1)~CT1(3) と表す事にする。格納された状態を図18に図示する。

【0113】図17の様に、入力データをd(u, v) = a, d (u+1, v) = b, d (u+2v) = c, d(u+3, v) = d, d(u+4, v) = eで変す。

【0114】1段目の基本処理装置については要素処理 装置0は未使用であり、要素処理装置1において入力デ 30 ータとCT1(1)との積が計算され、入力データと滾 算結果は同一タイミングで2列目に送られる。この演算 結果は、

 $S1' = k1 \times a$, $T1' = k1 \times c$, $W1' = k3 \times c$ d. である。

【0115】2段目の基本処理装置も要素処理装置0は 未使用である。要素処理装置1で1列目の基本処理装置 からの入力データとCT(1)との積を計算し、S 1′、T1′、W1′を入力した要素処理装置は、AL U20で積の結果との加算を行い、 $S1^*$ 、 $W1^*$ 、W40の() 部も含めた形となるようにし、3段目の基本処理 1"とし、3段目の基本処理装置へ出力する。入力デー タa~eも同じタイミングで出力される。この演算結果

 $S1'' = k2 \times b + S'$, $T1'' = k2 \times d + T'$, W $1'' = k2 \times c + W'$, $rac{1}{2}$

【0116】3段目の基本処理装置については要素処理 装置1は2段目の要素処理装置1と同様の処理を行い、 下記演算結果は図6の信号125により要素処理装置0 に出力され、ALU20を素通りしてRF60に格納さ れる。演算結果は、

 $S1''' = k3 \times c + S1'', T1''' = k3 \times e + T$ $1", W1"' = k1 \times d + W1",$ である。

【0 1 1 7】以上が、1組のデータa~eに関しての処 理である。この処理はvを1インクリメントしたデータ の組が連続的に入力され実行される。乗算に使用する係 数はCT1(1)→CT1(2)→CT1(3)→CT 1 (1) → …のようにローデーションされて使用され

【0118】従って、S1"'、T1"'、W1"'が 10 計算され、要素処理装置0のRF60に格納されたと き、要素処理装置1のレジスタ62には次の組の入力デ ータの計算結果であるS2" ′、T2" ′、W2" ′が 格納されている。これらは共に要素処理装置りのALU **20のリソースとなり、次のサイクルでALU20によ** り加算が行われ、結果はRF60の同じアドレスに絡納 される。

【0119】要素処理装置0のALU20で上記加算結 果がRF60に格納されたとき、要素処理装置1のレジ スタ62には3つ目の組のデータの計算結果である、S 20 3"'、T3"'、W3"'が格納されている。これら は次のサイクルで要素処理装置0のALU20でRF6 0の出力と加算され、最終的な3×3の積和演算結果と なって3段目の基本処理装置から出力される。

【0120】3段目の基本処理装置の要素処理装置0の ALU20は次のサイクルでは要素処理装置1からの入 力を奏通りさせ、RF60に格納することで、それまで の演算結果とのつながりを切る事ができる。

【0121】以上の処理を繰り返すことで3サイクルに 3つの積和演算結果を求めることができる。

【0122】次にこの演算処理装置を縦に3つ接続し、 基本処理装置の接続としては9段となるようにした場合 を考える。

【0123】この場合でも以下の点を除いて、動作は同 じである。

【0124】異なる点は、1段目の演算処理装置は乗数 として前例のCT1 (1) の値のみを、2段目の演算処 理装置は前例のCT1 (2) の値のみを、3段目の演算 処理装置はCT1(3)の値のみを使用し、2段目、3 段目の演算処理装置へのデータの入力位置は図17 装覆の要素処理装置 0 は使用せず、要素処理装置 1 の演 算結果をそのまま出力し、次段の演算処理装置の入力と し、次段の演算処理装置は前段の演算処理装置の演算結 果を一旦RF60に取り込み、次のサイクルで上段の滚 算処理装置から出力されるデータの乗算結果と加算を し、2段目の基本処理装置へ伝える。

【0125】こうすることで、1サイクルに3つの積和 演算を行うことができる。

【0126】以下に、図14を参照して本発明の第9実 50 施例を説明する。

【0127】説明中、2進データはMSBをビット0と 呼び、以下しSBにいくに従い、ビット1、ビット2、 …と呼ぶことにする。

【0128】本実施例の構成は、データを格納するメモリD402と、該演算処理装置400及び前記メモリD402を制御する制御プロセッサK403と、前記演算処理装置400と前記メモリD402と前記制御プロセッサK403とを接続する高速パスR401を有する。該演算処理装置400内の基本処理装置及び要素処理装置の呼び名を、前記したと同様に呼ぶ事にし、前記メモ 10リD402に256階調の機終画像データが格納されているものとする。

【0129】本実施例は、本処理は機淡画像データの機 度値のヒストグラムを作成するため、同一機度の囲業数 をカウントするものである。制御プロセッサK403よ りヒストグラム値生成のコマンドが演算処理装置400 に与えられると、後算処理装置400内のMCU280 により必要な画像データがメモリD402から読み出さ れる処理が開始される。

【0130】1段目の基本処理装置で生成するデータの 20 形式を図19に示す。濃淡値のデータは1つの基本処理 装置に対し、2個与える。従って、生成されるデータの 趣素数は最大2であり、生成するデータのビット14~ 15、30~31で表す圏素数は012のとき1個、1 02のとき2個を示す。

【0131】データはn=1,2,…,31としたとき、要案処理装置0は濃度値が8n、1×8n、2+8n、3+8nに該当するもので1つのデータを生成する。ALU20により入力データの比較を行い、ALU30でデータを生成する。このデータはP1またはP1 303に出力される。

【0132】濃度値4+8n、5+8n、6+8n、7+8nに該当するものは要素処理1のALU20の比較結果によりALU30でデータが生成され、P2、P14に対しての出力データとなる。

【0133】2段目の基本処理装置は1段目からのデータを受け取り、3段目の基本処理装置に出力するデータを生成する。このとき生成するデータの形式を図20に示す。データの濃度値は上位ピットが省略されるが、どの基本処理装置で処理を行ったかで、濃度値が分かるた 40 め差し支えはない。

【0134】基本処理装置P1、P13は要素処理装置0のALU20でデータのチェックを行い、ALU30で濃度値8n、1+8nに関してのデータを生成し、要素処理装置1のALU20で同じくデータのチェックを行い、ALU30で濃度値2+8n、3+8nに関してのデータの作成を行う。

【0135】要素処理装置0で生成したデータはP5 へ、要素処理装置1で生成されたデータはP9に出力される。 22

【0136】基本処理装置P2、P14は河楽処理装置 0のALU20でデータのチェックを行い、ALU30 で濃度値4+8n、5+8nに関してのデータを生成 し、要素処理装置1のALU20で同じくデータのチェ ックを行い、ALU30で濃度値6+8n、7+8nに 関してのデータの作成を行う。

【0137】要素処理装置0で生成したデータはP6へ、要素処理装置1で生成されたデータはP10に出力される。

【0138】3段目の基本処理装置は次のような動作となる。3段目の基本処理装置が生成するデータの形式を図21に示す。

【0139】P5は要素処理装置0のALU20で入力データのチェックを行い、ALU30で濃度値8nに対してのデータの作成を行う。2段目からの入力データは3段目の基本処理装置のRF60の2つのエリアを1サイクル毎に交互に使用することで、1サイクル前のデータが消えないようにする。ALU20でのチェックの結果、濃度値8nに相当する調素が複数あり、作成するデータが2ワードとなる場合は信号112により基本処理装置内のSU150に通知、SU150はこれを演算処理装置400内のMCU280に通知し、1列目、2列目の基本処理装置の動作を停止させる。ALU30のデータはLM0とそのコントローラLMCに渡される。

【0140】要素処理装置1も同様の処理を濃度値1+8nに対して行う。

【0141】残りのP9、P6、P10も同じであり、P9…0は濃度値2+8nに対して、P9…1は3+8 nに対して、P6…0は4+8nに対して、P6…1は5+8nに対して、P10-0は6+8nに対して、P10-1は7+8nに対しての処理を行う。3列目の基本処理装置からデータを受け取ったLM0~7はLMCにより制御され、濃度値に該当するアドレスの内容に適素のカウント数が加算され更新される。

【0142】以上の動作に必要な各要素処理装置のALU20、30の制御信号はAOP(0:3)の"FNC"とAOP(3:3)の定義番号で指示され、予めこの制御信号に対応してALU20、30が動作するように組み込まれている。

【0143】上記処理を画像データ分行うことで、必要な濃度ヒストグラム値を求める事ができる。一度に読みだしたデータがすべて同じ分類の異なるものである場合は処理速度は最悪となるが、実際には近傍データを読み込むことが多いため、同一濃度の画素が多くなる事が期待できることで、処理速度もそれなりのものが期待できる。

【0144】以下に、図22を参照して本発明の第10 実施例を説明する。

【0145】この実施例においては、幽像データと定数 50 及び演算中間結果を格納するメモリD402と、演算処 理装置400と、演算処理装置400を制御する網舞プロセッサK403と、メモリD402、演算処理装置400、制御プロセッサK403とを接続する高速バスR401とを具備する。そして、予め前記制御プロセッサK403、演算処理装置400により、演算を行う画素のサイズSと、演算に要する調素データの左肩に位置する調素のアドレスAと、アフィン変換に必要な補間の為の各国素値に対応した係数Mを計算し、演算結果を格納するメモリD402のアドレスに合わせて、係数Mの表(以下テーブルと呼ぶ)を作成しておくことにより、演10算を行う際に、結果を格納する側のアドレスに従い、アドレスAからサイズSのデータを読みだし、テーブルTの対応する係数Mとの権和演算を行うことによってアフ

【0146】 画像は画素の集合体で表示されるため、アフィン変換を行う場合、結果として生成される画像のもとの画素の位置に画素データが存在しない場合があり、この場合は元の画像のデータの近傍の画素データで補正を行うことで対応している。この補正は画素一つ一つに一意的に決定されるものである。サイズSはこの補正に必要な画素の範囲を示すものであり、例えばS=5の場合、5×5の25個の近傍画素が必要であることを示す。

イン変換を行う。

【0147】本例のメモリD402は2つのモジュール
0,1に分かれており、それぞれ独立にアクセス可能であることにする。制御プロセッサK403で予め、各画素に対して、サイズSに相当する画素分の補正の為の係数を計算し、処理する画素の順番に対応して、テーブルTを作成し、メモリD402のモジュール1に格納しておく。変換を行うもとの画像データはメモリモジュールのに格納しておく。処理に必要な元の画素データのアドレスは処理する画素の順番に従い、演算処理装置400に保持される。このときのメモリモジュール、演算処理装置400に保持したデータを図23に示す。410はカメラ411のアナログ信号をデジタル信号に変換しメモリD402に直接書き込みをしたり、メモリD402に出力するためのA/D・D/A変換回路である。

【0148】図はサイズS=6とした場合のものである。元の画素データをG(m, n)、変換後の画像デー 40 タをA(m, n)とし、A(0, 0)を求める為の処理にG(100, 100)を左肩とする正方形のエリアの処理が必要とする場合のものである。メモリD402のモジュール1のアドレス〔1000, …]にG(100, 100)、G(101, 100)…のデータがアドレス〔2000, …]にG(100, 101)、G(101, 101)、G(101, 101)、G(101, 101)、…。の様にデータが格納されているものとする。

【0.149】図中(A)がA(0,0)を求める為の補 データに同期してCS50から対応する回転因子が出力正の係数であり、(C)が演算に使用する元の画像デー 50 されるように、CU41は信号43を制御する。FFT

24

タの代表アドレスである。(B) はA(0,1) を求める為の補正の係数。(D) はA(0,1) を求めるための元の領像データの代表アドレスである。

【0150】制御プロセッサK403により処理のスタートが指示されると演算処理装置400はA(0,0)、A(0,1)、…と処理を進めていく。制御処理装置400はまず内部に処理を行う順に代表アドレスを保持した表(以下、テーブルAと呼ぶ)の先頭に格納された値をアドレスとしてメモリモジュールのにアクセスし、処理に必要な衝像データを読み出す。データは代表アドレスをddddとすると、

dddd ~dddd+5,
dddd+1000~(dddd+1000)+5
dddd+2000~(dddd+2000)+5
dddd+2000~(dddd+2000)+5
dddd+3000~(dddd+3000)+5
dddd+4000~(dddd+4000)+5
dddd+5000~(dddd+5000)+5
のG(n,m)の調像データを読みだし、河時にメモリモジュール1から該当する補正の係数を読み出す。テープルAの先頭に格納されているのは1000であるから、アドレス1000~1005、2000~2005、3000~3005、5000~5005、6000~6005の値がモジュール0から、メモリモジュール1から(A)が、k1、k2、…の順に読み出され積和演算を行うことで変換後の調素値を算出する。

【0151】以下に図1を参照して本発明の第11実施 例を説明する。

【0152】本実施例においては、要素処理装置1において、定数を格納するメモリCT1(11)、CT2(21)、CT3(31)及びRF60と乗算器・シフター10及びALU20、30の間のセレクタの入力に、CS50(信号65)の出力を付加し、前配要素処理装置1の処理が、同一の処理を繰り返し行い、そのための多数の定数が必要な時に、CS50内に前配乗算器・シフター10、ALU20、30の演算に必要な定数を格納しておき、処理に必要な制御信号はCS50の出力を一度PR51に保持したまま、CS50のアドレスを前記定数を格納したアドレスにすることで、CT1(11)、CT2(21)、CT3(31)の大きさを越えるような定数を必要とする演算を行う。図中のセレクタ70のリソースBはCS50の出力である。

【0153】例えば、FFTを実行する場合、実部(xr,yr)と虚部(xi,yi)と回転因子(WR,Wl)が必要である。回転因子を予めCS50に格納しておき、CU41の出力である信号43でCS50からFETに必要な制御信号を出力し、PR51に保持し、これによりセレクタ70はCS50の出力を選択するように設定され、この状態で、信号92、93で与えられるデータに同期してCS50から対応する回転因子が出力されるように

の処理の実行中は乗算器・シフター10、ALU20、 30の処理は一定であり、PR51の出力の変更は必要 ない為、外部から回転因子を取り込む必要がなく処理を 行うことができる。

【0154】以上説明したように、本実施例の構成と、 これを使用して装置を作成することにより、画像処理等 を行う場合、汎用の処理装置でプログラムにより行うこ とにより時間がかかりすぎるという問題を、特殊用途向 けの処理装置となるような規模にせず、相応の処理能力 がある装置が作成できるという効果がある。

[0155]

【発明の効果】以上詳述したように、本発明の演算処理 装置によれば、接続関係やデータの流れを適宜変更でき るので、装置規模を大きくせずに処理能力が向上する。

【図画の簡単な説明】

【図1】第1実施例に係る要素処理装置のプロック図である。

【図2】第4実施例に係る画像処理装置のブロック図である。

【図3】要素処理装織の外部に制御プロセッサを接続し 20 た図である。

【図4】制御信号の値の一例を示す図である。

【図5】制御信号の他の例を示す図である。

【図6】本発明の第2実施例に係る基本処理装置のプロック図である。

【図7】基本処理装置の外部に制御プロセッサを接続した図である。

【図8】本発明の第3,7実施例に係る演算処理装置の 構成図である。

【図9】演算処理装置の外部に制御プロセッサを接続し 30 である。 た際である。 【符号0

【図10】本発明の第4実施例を説明するための図である。

【図11】本発明の第5実施例に係る基本処理装置のブロック図である。

【図12】本発明の第6実施例の構成を示す図である。

【図13】第7実施例における各要素処理装置の入出力 データを示す図である。

【図14】本発明の第8、9実施例の構成を示す図であ ス

【図15】メモリDに配箋されたデータの一部を示す図

である。

【図16】積和演算の係数を示した3×3のマトリクス である。

26

【図17】 コマンド "CMA" 実行時のデータの流れを 示す関である。

【図18】計数をCT1に格納した状態を示す図であ ス

【図19】第9実施例におけるデータの形式を示す図である。

[0 【図20】第9実施例におけるデータの他の形式を示す。
図である。

【図21】第9実施例におけるデータの他の形式を示す 図である。

【図22】本発明の第10実施例の構成を示す図であ エ

【図23】第10実施例におけるメモリモジュール及び 演算処理装置に保持されたデータを示す図である。

【図24】乗算器・シフターの制御コードを示す図である。

♡ 【図25】ALUの無御コードを示す図である。

【図26】セレクタの制御コードを示す図である。

【図27】定数メモリの制御コードを示す図である。

【図28】レジスタRFの制御コードを示す図である。

【図29】データ整備回路の制御コードを示す図である。

【図30】制御信号133の意味を表す図である。

【図31】制御信号151、152の意味を表す図である。

【図32】RFの入出力信号とポートとの関係を示す図である。

【符号の説明】


1…要素処理装置、10…乗算器・シフター、11…定数格納用メモリCT1、20…ALU20、21…定数格納用メモリCT2、30…ALU30、31…定数格納用メモリCT3、40…レジスタCR、41…制御部CU、50…メモリCS、51…ラッチPR、60…レジスタRF、61…レジスタ、62…レジスタ、63…レジスタ、70…セレクタ、71…セレクタ、72…セレクタ、73…セレクタ、74…セレクタ、75…セレクタ、76…セレクタ、77でセレクタ。

[图16]

[[2]19]


[1829]

y		
* 1	% 2	k9
k4	% 5	k6
ķ7	¥8	k9




FOP(0.2)	1 04
60	716-
01	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
10	掛合わせ
11	全安教


[図1]



[図2]



[[2]3]



[図4]

00 11	0000	001000	000000	00	G	00	O	00	0	01	10
m!	<u> </u>		<i>(</i> 20)	(E)			7	_			(D)

- ① --- FOP(0:2). 婚99月後
- ② ··· NOP(0:6) #\$ 85 */*
- ③---ACP(0:6). 增有86n便:
- ④ -- ACP(0:6), 性#87~/@ ALU30/15/4/#/### 1-4 0° \$2#
- ⑤---530P(0:2). 推展80A储 《Y-XA 5进州河海江北省 002"
- ⑥----\$20P(0:1)、传名81 A 個 リソズA を機能は無料値 D Z
- ①----S30P(0:2) #482 / / // / A ESEMTIMO PAGOOZ
- (8)--- S20P(01), #\$ 83 A \$ \$ (REE) \$ '07"
- ⑨····530P(0:2), 格界 84 n模 主視用水子) 簽 602
 - 美俚用比萨沙克· 02"
- ⑩···\$20P(0:1)、持年67×種
- ⑩--- \$30P(0:2),传导68 ME リアス多を運行行第457座の江
- @---830P(0:2), #469/# "YACE########i07

[215]

 ប្បា	u12	ช13	ប14	ย15	
U21	622	บ23	u24	u25	
u 3 1	น32	u33	u34	¥35	
u41	u42	u43	344	u45	
u51	ນ52	น53	u54	ช55	


[215]

···(A)	0011	001	010	1001	OH	1010	000	00000	90090	00000
	<u> </u>	②	3	(S	(5)	F	(()	(g)	0
(8)~~	1011	001	010	1001	011	1010	906	00000	00000	00000


- ① -- ROP(0:4), #2+4 RF(3)29F9R. \$25227969
- ②-- ROP(1:3), #-15 RF(1) . ③-- ROP(1:3), #-1c RF(2) .
- (a) ROP(0:4), dieta RF(1)26600, doubleto, (b) ROP(0:3), dieta RF(3) 2 gm. (c) ROP(0:4), dieta RF(2)2 gm. doubleto (c) ROP(0:3), gier descripto de l'accompany (c) ROP(0:3), gier de

- (8) TOP(0:5), CT15######*O'E## ###88
- 9... TOP(0:5). CT2344475-0'547.4489 0... TOP(0:5). CT344475-0'547.44890

(**%**6)



[图10]




[2 5]


AGP(0:3)	悬浮	A0P(3:2)	8 . ≈ 40₽₹'000Z'1±Z'
000	NOP ADD AND SUB OR EOR ENOR FNC	00.01	32以小海 16公小海 8公外海 8公外海 主意
A0P(5) 0	A0F¥000Z \ \$11-70-76-1	11 7 ° -713-348,	

AOPIO 3)= THIZE ALUD 解分型LE 特色管理であり、AOPI 33 M Co 特別 登録で最終事でする。






[図32]





()的原作图(内接线比较能)

[图8]




[図17]






[13]



[図11]



[26]

[图27]


520P(0:1) # # 530P(0:2) #	カールス~ ・・・
0 A 00	A -t179- A B
1 8 01	8
10	€ 送力~1
11 0	(C) (X5/1/2/13 1 ndb)

TOP(0:1)	\$. 6\$	TOP(1:4)	克效
O	3€×E'L	****	アドレス
	者の位か		


[图28]

RGP(0:1)	. 14	R0P(1:3)	養験
C	終みだい	.\$**x	アドレス
1	者き込み		

400 運算処理装置 401高速バスR 402 402 403 サモバD 制御でのものサ K



[图20]



① --- 濃度が応値。 当なれい値が、下表の行に濃度値に対応する。 下表における用け、濃度対応値とする。


	P5 (1)1769 18 84	P9旬什科 達度優	P6加州 港後/星	PIO的HT-17 遷度値
m=0~3!	8 m	2+8m	4+8m	6+8m
n=32-63	1+8m	3+8m	5+8m	7+8m

②--- 画教教を示す


***************************************	槌	00	01	10	11
	色数	1	2	3	4

(住) 濃度打配値下水工値折左該 以下搭針有3.低水川計 1.2.3 で 速度対応延伏"0"とデスロノッケ 無分かテニクとなる。

[2]22]



[1821]



①… 港房街店值

	LMO erine	LMIMH	LM2bt	LM36H	LM4áirj	LM56H	LM6何寸	LM7611
m= 0~31	8m	1+8m	2+8m	3+8m	4+8m	5+8m	6+8m	7+8m

②… 画素数を示す。

値	000	001	010	011	100	101	110	111	
画書物	1	2	3	4	5	6	7	8	

[图24]

-	MOP(0:2)	惠昧	MOP(2:2)	意味
***************************************	οç	NOP	ÕÕ	32ピット淳算
-	10	在シフト おシフト	40	16ピット演算 8ピット演算
Accessor	1 1	乗算	11	未定義

MODIA DE	彭	
MOP(4:2)	MOP(0:2)="11Z"	MOP(0:2)={"01Z"0110"}
8 9	オーバー70-練品 オーバー70-来機出	D-ディト 0 増入
1 0	オーバーカロー検出 オーバーカロー末検出	1掃入 水定款
1	A	<i>"</i>

[8]30]

信异值	克 趺
000	要毒奶理装置 110、120 0 動作停止
001	要素処理装置 110の動作停止
010	要素処理装置 120 / 重加作停止
011	動作開始
100	軍奏処理装置 110、120のコマニド 設定
101	学表で理戒屋 110 のコマニド設定
110	要素の理案置 120 / コマニド設定
111	don't care
***	aon con e

(図31]

传条传	嵬 味
00	東の作体と
01	つてこと設定
10	poかけ core